组合逻辑电路分析与设计 wu-kan

预习报告

设计代码转换电路,输入为 4 位 8421 码,输出为 4 位循环码

逻辑真值表

$B_3$$B_2$$B_1$$B_0$$G_3$$G_2$$G_1$$G_0$
00000000
00010001
00100011
00110010
01000110
01010111
01100101
01110100
10001100
10011101
10101111
10111110
11001010
11011011
11101001
11111000

卡诺图化简

$G_3=B_3$显然。

$B_3B_2\setminus B_1B_0$00011110
000000
011111
110000
101111

$G_2=B_3\overline{B_2}+\overline{B_3}B_2=B_3\oplus B_2$

$B_3B_2\setminus B_1B_0$00011110
000011
011100
111100
100011

$G_1=B_2\overline{B_1}+\overline{B_2}B_1=B_2\oplus B_1$

$B_3B_2\setminus B_1B_0$00011110
000101
010101
110101
100101

$G_0=B_1\overline{B_0}+\overline{B_1}B_0=B_1\oplus B_0$

根据上述化简表达式,在 proteus 设计如下电路,并进行仿真

这里写图片描述

其中$A_4\dots A_7$对应$B_0\dots B_3$脚,$A_{12}\dots A_{15}$对应输出$G_0\dots G_3$脚;连续脉冲的频率为 2kHz。 观察对应的波形可以发现,在$Q_0\dots Q_3$输入电平对应 0~9 时,$G_0\dots G_3$输出电平对应其循环码,符合上面的逻辑真值表。

实验报告

加分项:设计电路,完成虚拟数码管的 8421 码译码输出显示

思路

使用七块 16 线-1 线选择器 74150 芯片,每块芯片控制原数码管上的一个段码(a~g)的输入端口。

真值表

input\outputabcdefg
01111110
10110000
21101101
31110011
40110011
51011011
61011111
71110000
81111111
91111011
A1110111
B0011111
C1001110
D0111101
E1001111
F1000111

设计电路图

DF4rgGIihf3QZEH2YMJpKOUV6n

如图,使用 74LS197 构成 16 进制计数器作为代码转换电路的输入信号$Q_0\dots Q_3$;连续脉冲的频率为 1Hz 。

运行仿真

2mbsVSR8YG94FQlDLiO75U3Hne

如图,开始仿真后,数码管上依次显示的结果如上图所示,符合预期。

设计代码转换电路,输入为 4 位 8421 码,输出为 4 位循环码

实验仪器及器件

数字电路实验箱、万用表、示波器;器件:74LS86 *3、74LS197 *1

代码转换电路设计

具体设计和仿真已在预习报告中完成。

转换电路的效果检验及实验结果分析与讨论

AVH9Ul8GqpFiBX3v2YIs7NJ46L

波形分析:输入波形$D_1\dots D4$(对应$B_0\dots B_3$)周期依次翻倍,恰按按顺序构成二进制下的$0\dots15$,符合预期;$D_8\dots D_{11}$(对应$Q_0\dots Q_3$)中,$D_{10},D_{11}$周期相等但前者半周期,符合预期,按顺序输出 4 位循环码,符合预期。

实验心得与体会

  1. 通过完成本实验,我基本了解组合逻辑电路的设计与分析过程。
  2. 预习过程中使用仿真软件对结果进行仿真期间让我对仿真软件有了更深的了解,加分项让我在找不到原有元件下如何利用其它元件组合来达到预期效果。
  3. 实验过程中对示波器的操作应更加熟练,要获得较为稳定的波形,还需要多次练习。